Choice of metadata IPR SMART
Page 1, Results: 4
Report on unfulfilled requests: 0
1.
Подробнее
Гуров, В. В.
Основы теории и организации ЭВМ : учебное пособие / Гуров В. В. - Москва : Интернет-Университет Информационных Технологий (ИНТУИТ), Ай Пи Ар Медиа, 2022. - 173 с. - ISBN 978-5-4497-1646-0 : Б. ц.
Книга находится в Премиум-версии IPR SMART.
ББК 32.97
Кл.слова (ненормированные):
запоминающее устройство -- логический элемент -- организация эвм -- схемотехника -- теория эвм -- триггер -- устройство управления
Аннотация: В учебном пособии рассмотрены основные схемотехнические элементы ЭВМ: логические элементы, триггерные схемы, регистры, счетчики и т.д. Изложены организация и принципы работы запоминающих устройств, устройства управления, арифметико-логического устройства; их анализ проводится на примерах реализации устройств, выполняющих заданные функции. Описаны режимы адресации и форматы команд персональной ЭВМ с системой команд x86; приведены основные характеристики 32-разрядного микропроцессора. Проведен анализ конвейерной организации работы микропроцессора для случая идеального конвейера и конвейера, в работе которого встречаются конфликты. Рассмотрены основные режимы работы мультипрограммной ЭВМ, характеристики ЭВМ при работе в мультипрограммном режиме, дисциплины распределения ресурсов; описана работа системы прерывания как с классической точки зрения, так и применительно к современным персональным компьютерам. Рассмотрены вопросы, возникающие при работе системы распределения памяти; представлен анализ классических методов защиты информации в ЭВМ и методов, поддерживаемых на аппаратном уровне в современных ЭВМ; рассмотрена организация ввода-вывода информации, включая прямой доступ к памяти.
Доп.точки доступа:
Чуканов, В. О.
Гуров, В. В.
Основы теории и организации ЭВМ : учебное пособие / Гуров В. В. - Москва : Интернет-Университет Информационных Технологий (ИНТУИТ), Ай Пи Ар Медиа, 2022. - 173 с. - ISBN 978-5-4497-1646-0 : Б. ц.
Книга находится в Премиум-версии IPR SMART.
| УДК |
Кл.слова (ненормированные):
запоминающее устройство -- логический элемент -- организация эвм -- схемотехника -- теория эвм -- триггер -- устройство управления
Аннотация: В учебном пособии рассмотрены основные схемотехнические элементы ЭВМ: логические элементы, триггерные схемы, регистры, счетчики и т.д. Изложены организация и принципы работы запоминающих устройств, устройства управления, арифметико-логического устройства; их анализ проводится на примерах реализации устройств, выполняющих заданные функции. Описаны режимы адресации и форматы команд персональной ЭВМ с системой команд x86; приведены основные характеристики 32-разрядного микропроцессора. Проведен анализ конвейерной организации работы микропроцессора для случая идеального конвейера и конвейера, в работе которого встречаются конфликты. Рассмотрены основные режимы работы мультипрограммной ЭВМ, характеристики ЭВМ при работе в мультипрограммном режиме, дисциплины распределения ресурсов; описана работа системы прерывания как с классической точки зрения, так и применительно к современным персональным компьютерам. Рассмотрены вопросы, возникающие при работе системы распределения памяти; представлен анализ классических методов защиты информации в ЭВМ и методов, поддерживаемых на аппаратном уровне в современных ЭВМ; рассмотрена организация ввода-вывода информации, включая прямой доступ к памяти.
Доп.точки доступа:
Чуканов, В. О.
2.
Подробнее
Ларина, Т. Б.
Механизмы аппаратной поддержки операционных систем : учебное пособие / Ларина Т. Б. - Москва : Российский университет транспорта (МИИТ), 2021. - 108 с. - Б. ц.
Книга находится в Премиум-версии IPR SMART.
ББК 32.97
Кл.слова (ненормированные):
аппаратные прерывания -- вычислительный процесс -- защищенный режим -- операционные системы
Аннотация: Учебное пособие посвящено аппаратно-зависимым аспектам функционирования операционных систем на платформе процессоров х86. Содержание пособия акцентировано на методах организации вычислительного процесса и управления ресурсами в операционных системах, реализация которых невозможна без аппаратной поддержки процессора. Рекомендуется для студентов направлений подготовки «Информатика и вычислительная техника» и «Информационная безопасность».
Ларина, Т. Б.
Механизмы аппаратной поддержки операционных систем : учебное пособие / Ларина Т. Б. - Москва : Российский университет транспорта (МИИТ), 2021. - 108 с. - Б. ц.
Книга находится в Премиум-версии IPR SMART.
| УДК |
Кл.слова (ненормированные):
аппаратные прерывания -- вычислительный процесс -- защищенный режим -- операционные системы
Аннотация: Учебное пособие посвящено аппаратно-зависимым аспектам функционирования операционных систем на платформе процессоров х86. Содержание пособия акцентировано на методах организации вычислительного процесса и управления ресурсами в операционных системах, реализация которых невозможна без аппаратной поддержки процессора. Рекомендуется для студентов направлений подготовки «Информатика и вычислительная техника» и «Информационная безопасность».
3.
Подробнее
Ершова, Н. Ю.
Организация вычислительных систем : учебное пособие / Ершова Н. Ю. - Москва : Интернет-Университет Информационных Технологий (ИНТУИТ), Ай Пи Ар Медиа, 2021. - 221 с. - ISBN 978-5-4497-0904-2 : Б. ц.
Книга находится в Премиум-версии IPR SMART.
ББК 32.97
Кл.слова (ненормированные):
архитектура микропроцессора -- вычислительная система -- вычислительная техника -- параллельная система -- периферийное устройство -- процессор
Аннотация: В учебном пособии рассматриваются принципы построения и направления развития ЭВМ, архитектура вычислительной системы, разъясняются особенности режимов работы процессоров, приводится иерархическая система памяти компьютера, разъясняется организация прерываний, прямого доступа в память и ввода/вывода. Большое внимание уделяется архитектурным особенностям и режимам работы 16-битных процессоров фирмы Intel и базовой структуре микропроцессоров IA-32: основным регистрам, режимам работы; страничной и сегментной адресации памяти; многозадачности; формату команд, а также некоторым особенностям архитектуры. Приводится анализ развития процессоров фирмы Intel от 8086 до Pentium 4. Разъясняются такие базовые понятия, как конвейеризация шины, режим пакетирования, суперскалярная архитектура, динамическое исполнение программ и особенности новых архитектурных решений: SIMD и NetBurst. Кроме микропроцессоров IA-32, рассматривается структура процессоров семейства МС680х0 фирмы Motorola и архитектура современных RISC процессоров. Анализируется иерархическая подсистема памяти, организация кэш-памяти и особенности обновления информации, перспективы развития технологий DRAM. Характеризуются обмен с прерываниями и организация прямого доступа к памяти. Взаимодействие ПЭВМ и сопроцессора приводится для микропроцессоров IA-32 и МС680х0. Рассматривается состав и характеристика периферийных устройств; предлагаются для рассмотрения основные классы параллельных систем, их характеристики и особенности.
Доп.точки доступа:
Соловьев, А. В.
Ершова, Н. Ю.
Организация вычислительных систем : учебное пособие / Ершова Н. Ю. - Москва : Интернет-Университет Информационных Технологий (ИНТУИТ), Ай Пи Ар Медиа, 2021. - 221 с. - ISBN 978-5-4497-0904-2 : Б. ц.
Книга находится в Премиум-версии IPR SMART.
| УДК |
Кл.слова (ненормированные):
архитектура микропроцессора -- вычислительная система -- вычислительная техника -- параллельная система -- периферийное устройство -- процессор
Аннотация: В учебном пособии рассматриваются принципы построения и направления развития ЭВМ, архитектура вычислительной системы, разъясняются особенности режимов работы процессоров, приводится иерархическая система памяти компьютера, разъясняется организация прерываний, прямого доступа в память и ввода/вывода. Большое внимание уделяется архитектурным особенностям и режимам работы 16-битных процессоров фирмы Intel и базовой структуре микропроцессоров IA-32: основным регистрам, режимам работы; страничной и сегментной адресации памяти; многозадачности; формату команд, а также некоторым особенностям архитектуры. Приводится анализ развития процессоров фирмы Intel от 8086 до Pentium 4. Разъясняются такие базовые понятия, как конвейеризация шины, режим пакетирования, суперскалярная архитектура, динамическое исполнение программ и особенности новых архитектурных решений: SIMD и NetBurst. Кроме микропроцессоров IA-32, рассматривается структура процессоров семейства МС680х0 фирмы Motorola и архитектура современных RISC процессоров. Анализируется иерархическая подсистема памяти, организация кэш-памяти и особенности обновления информации, перспективы развития технологий DRAM. Характеризуются обмен с прерываниями и организация прямого доступа к памяти. Взаимодействие ПЭВМ и сопроцессора приводится для микропроцессоров IA-32 и МС680х0. Рассматривается состав и характеристика периферийных устройств; предлагаются для рассмотрения основные классы параллельных систем, их характеристики и особенности.
Доп.точки доступа:
Соловьев, А. В.
4.
Подробнее
Гуров, В. В.
Архитектура и организация ЭВМ : учебное пособие для СПО / Гуров В. В. - Саратов : Профобразование, 2019. - 184 с. - ISBN 978-5-4488-0363-5 : Б. ц.
Книга находится в Премиум-версии IPR SMART.
ББК 32.81
Кл.слова (ненормированные):
арифметико-логическое устройство -- архитектура эвм -- микропроцессор -- мультипрограммный режим -- организация эвм -- режим адресации -- система прерывания -- триггерная схема -- управление памятью
Аннотация: В учебном пособии рассматриваются организация и принципы работы запоминающих устройств, устройства управления, арифметико-логического устройства, режимы адресации и форматы команд персональной ЭВМ с системой команд x86, основные характеристики 32-разрядного микропроцессора, основные режимы работы мультипрограммной ЭВМ, характеристики ЭВМ при работе в мультипрограммном режиме, дисциплины распределения ресурсов. Представлены основные схемотехнические элементы ЭВМ: логические элементы, триггерные схемы, регистры, счетчики и т.д. Учебное пособие предназначено для изучения дисциплин «Архитектура компьютерных систем», «Архитектура аппаратных средств», «Архитектура ЭВМ и вычислительные системы» по укрупненной группе специальностей среднего профессионального образования 09.00.00 «Информатика и вычислительная техника».
Доп.точки доступа:
Чуканов, В. О.
Гуров, В. В.
Архитектура и организация ЭВМ : учебное пособие для СПО / Гуров В. В. - Саратов : Профобразование, 2019. - 184 с. - ISBN 978-5-4488-0363-5 : Б. ц.
Книга находится в Премиум-версии IPR SMART.
| УДК |
Кл.слова (ненормированные):
арифметико-логическое устройство -- архитектура эвм -- микропроцессор -- мультипрограммный режим -- организация эвм -- режим адресации -- система прерывания -- триггерная схема -- управление памятью
Аннотация: В учебном пособии рассматриваются организация и принципы работы запоминающих устройств, устройства управления, арифметико-логического устройства, режимы адресации и форматы команд персональной ЭВМ с системой команд x86, основные характеристики 32-разрядного микропроцессора, основные режимы работы мультипрограммной ЭВМ, характеристики ЭВМ при работе в мультипрограммном режиме, дисциплины распределения ресурсов. Представлены основные схемотехнические элементы ЭВМ: логические элементы, триггерные схемы, регистры, счетчики и т.д. Учебное пособие предназначено для изучения дисциплин «Архитектура компьютерных систем», «Архитектура аппаратных средств», «Архитектура ЭВМ и вычислительные системы» по укрупненной группе специальностей среднего профессионального образования 09.00.00 «Информатика и вычислительная техника».
Доп.точки доступа:
Чуканов, В. О.
Page 1, Results: 4